|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Меню:
Главная
Форум
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк |
[54] ipO (IN) - вход импульсов тактовой частоты 1 МГц; этими импульсами осуществляется синхронизация работы микропроцессора. ifil (OUT), ч>2 (OUT) - выходы тактовой частоты 1 МГц, применяются для синхронизации и управления памятью и внешними устройствами. В ПЭВМ "Агат" эти выходы не используются. U - напряжение питания +5 В ±5 %. U - общий, и Ns - вывод не используется. Отметим, что тактовая частота микропроцессоров серии 650Х различна для разных микросхем этой серии. Если в ПЭВМ "Агат" используется 6502А или 6502В, то быстродействие компьютера можно увеличить, увеличив тактовую частоту тактового генератора до 6 МГц. Сигнал RESET по входу RES инициирует работу микропроцессора по соответствующей пусковой последовательности "холодного" или "теплого" старта. После прохождения этапов "холодного" или "теплого" старта дальнейшая работа микропроцессора состоит в поочередной выборке команд и их реализации. Перед выбором команды микропроцессор опрашивает вход RDY, проверяя готовность внешних устройств к работе: если RDY 0, то микропроцессор переходит в режим останова с постоянным опросом входа RDY; как только RDY 1 (внешние устройства включены, или закончили предыдущую работу, или в них устранена аварийная ситуация), микропроцессор переходит к циклу выборки и выполнения очередной команды; если внешние устройства не вызывали останова микропроцессора, то он опрашивает свой вход NMI; если вход NMI 0, то микропроцессор прекращает обработку своей программы и начинает выполнение подпрограммы прерывания; если вход NMI = 1, то микропроцессор переходит в следующий цикл и Опрашивает свой вход IRQ; если вход IRQ = 0 и флажок блокировки прерывания сброшен (/ = 0), то микропроцессор переходит к подпрограмме прерывания, прекращая выполнять текущую программу; если IRQ = 0 и / = 1 (маска установлена), то микропроцессор игнорирует это прерывание и продолжает свою работу. Принципиальная схема модуля приведена на рис. 8.10. Шинный формирователь адреса (ШФА) построен на четырех микросхемах D9 -D12 (К589АП16). Микросхема К589АП16 - элемент с тремя состояниями, управляемый по входам ВК (выбор кристалла) и ВН (выбор направления). На вход ВН постоянно подается нуль, что открывает шину адреса для микропроцессора в прямом направлении. В зависимости от состояния входа ВК микросхемы либо передают данные от микропроцессора на шину адреса (ВК = 0), либо находятся в состоянии высокого импеданса (ВК = 1), т.е. отключают микропроцессор от шины адреса в режиме прямого доступа к оперативной памяти. В этом случае устройство, осуществляющее режим прямого доступа оперативной памяти, формирует сигнал DMA (с низким уровнем на линии DMA). Инвертированный на D2.6 этот сигнал логической единицы отключает ШФА от микропроцессора (ВК = 1). Шинный формирователь данных (ШФД) построен на двух элементах D13 и D14 (К589АП16). ШФД (в отличие от ШФА) может находиться в трех режимах. Управление осуществляется по входам ВК и ВН сигналами DMA, R/W, поступающими с устройства управления модуля центрального процессора. Логическая единица на входе ВК переводит элементы D13 и D14 в состояние высокого импеданса, тем самым отключая ШФД от шины данных микропроцессора. Состояние входа ВН определяет работу ШФД в прямом или обратном направлении. Определяется этот вход сигналом ВНШД, сформируемым на элементах 06*./, D3J, D2.2, входящих в состав устройства управления (УУ), а также сигналами R/W и ч>\. При обращении к памяти или к внешним устройствам в режиме чтения микропроцессор формирует (см. рис. 8.8) высокий уровень напряжения на линии R/W. Этот сигнал поступает на УУ, где формируется высокий уровень сигнала ВНШД. Логическая единица, поступившая на вход ВН, разрешает прохождение данных на вход микропроцессора. В режиме записи микропроцессор формирует низкий уровень напряжения на выходе R/W, который, поступая на вход ВН, открывает ШФД для передачи данных от микропроцессора в память или на внешнее устройство. Устройство управления (УУ) реализовано на элементах комбинационной логики 01, 02, 03, 06 и дешифраторе 04. Кроме описанных выше сигналов УУ вырабатывает сигналы I/0STR1 и I/0STR. 1/0STRI - выбор внешних устройств. Работая с внешними устройствами, центральный процессор использует диапазон адресов С000 - C7FF, характеризующийся постоянным состоянием разрядов шины адреса центрального процессора: А14 = 1. А15 = 1, А13 = О, А12 = 0, All = 1. Таким образом, эта комбинация на адресной шине, инициирующая обращение микропроцессора к внешнему устройству, поступает на вход дешифратора D4. С его выхода 9 логический нуль проходит через D2.4 на 05. /, где стробируется импульсом тактовой частоты ф, т.е. элемент. 05./ формирует переменный сигнал I/O STR /, повторяющий фактически ipO. Заметим, что на входе 3 элемента 05. / постоянно присутствует нуль Сигнал I/O STR1 поступает черезразъем Х2 на объединительную плату, где и происходит формирование сигнала DS для каждого из остановившихся разъемов (XI, ХЗ - Х7). I/O STR - строб ввода/вывода. В отличие от сигнала OS, который присутствует на одном из выбранных разъемов, I/O STR является общим для всех разъемов (кроме Х2). Он определяет предпочтительность работы внешнего устройства.Формируется строб на выходе 10 дешифратора 04 при комбинации 11001 старших разрядов At5 • All, что соответствует обращению микропроцессора к диапазону адресов С800 - C8FF. У У усиливает сигнал чтения - записи (R/W), поступающий от микропроцессора. С выхода 06",/ сигнал R/W подается на разъем XI.А. Как уже отмечалось выше, модуль центрального процессора может иметь 1 - 6 микросхем ПЗУ, с записанным в них системным программным обеспечением. В DI.2/S 13
Phc. 8.10. Принципиальная схема модуля центрального процессора |
Среды: Smalltalk80 MicroCap Local bus Bios Pci 12С ML Микроконтроллеры: Atmel Intel Holtek AVR MSP430 Microchip Книги: Емкостный датчик 500 схем для радиолюбителей часть 2 (4) Структура компьютерных программ Автоматическая коммутация Кондиционирование и вентиляция Ошибки при монтаже Схемы звуковоспроизведения Дроссели для питания Блоки питания Детекторы перемещения Теория электропривода Адаптивное управление Измерение параметров Печатная плата pcad pcb Физика цвета Управлении софтверными проектами Математический аппарат Битовые строки Микроконтроллер nios Команды управления выполнением программы Перехода от ahdl к vhdl Холодный спай Усилители hi-fi Электронные часы Сердечники из распылённого железа Анализ алгоритмов 8-разрядные КМОП Классификация МПК История Устройства автоматики Системы и сети Частотность Справочник микросхем Вторичного электропитания Типы видеомониторов Радиобиблиотека Электронные системы Бесконтекстный язык Управление техническими системами Монтаж печатных плат Работа с коммуникациями Создание библиотечного компонента Нейрокомпьютерная техника Parser Пи-регулятор ч.1 ПИ-регулятор ч.2 Обработка списков Интегральные схемы Шина ISAВ Шина PCI Прикладная криптография Нетематическое: Взрывной автогидролиз Нечеткая логика Бытовые установки (укр) Автоматизация проектирования Сбор и защита Дискретная математика Kb радиостанция Энергетика Ретро: Прием в автомобиле Управление шаговым двигателем Магнитная запись Ремонт микроволновки Дискретные системы часть 2 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||