|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Меню:
Главная
Форум
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк |
[55]
базовом варианте ПЭВМ на плате центрального процессора имеется только одна микросхема ПЗУ - 07, которая хранит программу "Системный монитор". Для использования системных программ следует от микропроцессора отключать шину данных центрального процессора. При обращении микропроцессора по адресам этих программ необходимо подключить его шины данных к одной из микросхем ПЗУ. Рассмотрим, как это происходит в базовом варианте ПЭВМ. Как известно, "Системный монитор" располагается в диапазоне адресов F800 - FFFF. При обращении по любому из этих адресов пять старших разрядов А15 -All оказываются в состоянии логической единицы. Это означает, что на выходе 4 дешифратора D4 будет находиться логический нуль, как только на его адресный вход поступит комбинация 11111. Этот нулевой сигнал подается на вход GE (ножка 18) микросхемы 07. Другой нулевой сигнал поступает : выхода схемы 02. /, на вход которой подается высокий уровень сигнала INH. Оба нулевых сигнала включают D7 в работу. На адресные входы D7 микропроцессор выставляет адрес нужной ячейки, а на выходах этой микросхемы появляются считываемые данные, поступающие на ШД микропроцессора. Адрес на 07 поступает через ШФА. Для блокировки ШФД на время работы 07 иопользуется сигнал ВКШД = 1. Формирование сигнала осуществляется на D5.3 нулевыми сигналами, поступающими с выходов 9 и 10 дешифратора, и инверсным высоким уровнем INH. При обращении центрального процессора к псевдоПЗУ по адресам системного монитора на шине INH выставляется логический нуль, который, инвертируясь D2.1, блокирует работу по входу DE (ножка 20). Этот же сигнал на шине INY формирует сигнал ВКШД-l, блокирующий работу ШФД. Список применяемых микросхем модуля центрльного процессора приведен ниже. Обозначение на схемеТип элемента D1 ..................................... К555ЛАЗ D2 ..................................... К555ЛН1 D3 ..................................... К555ЛЕ1 D4 ..................................... К555ИД4 D5 ..................................... К555ЛА4 D6 ..................................... К155ЛП8 D7 ..................................... К573РФ2 D8 ..................................... МП6502 D9 - D14 ............................... К589АП16 На рис. 7.17 приведена функциональная схема дешифратора D4. Рассмотрим, каким образом элемент 07 используется в качестве носителя "Системного монитора". Для выбранных адресов этой микросхемы памяти указан код информации записи (для программирования и контроля) в виде двух шестнадцатеричных цифр. Каждая цифра шестнадцатеричного кода информации записи соответствует двоичному числу на выводах 9, 10, 11, 13 (правая цифра), на выводах 14, 15, 16, 17 (левая цифра) микросхемы 07. При этом выводы 5-8 соответствуют младшим разрядам кода адреса записываемой информации, а выводы 19, 22, 23 - коду старших разрядов адреса информации записи. Таким образом, в микросхему записывается 2К байт данных. Перепрограммирование микросхемы возможно после стирания старой информации ультрафиолетовым излучением, например, на установке ТФМЗ. 857209. 8.3. МОДУЛЬ ИНТЕРФЕЙСА И ПАМЯТИ УЗЛЫ МОДУЛЯ На модуле интерфейса и памяти расположены три функциональных блока машины (рис. 8.11): оперативная память ОП; дисплейный контроллер ДК; встроенный интерфейс ввода-вывода ВИ ВВ. Кроме того, на этом модуле размещены разъемы, на которых реализован внешний интерфейс ПЭВМ. Обмен информацией между центральным процессором и функциональными блоками модуля обеспечивается шиной данных и шиной адресов центрального процессора (соответственно ШД ЦП и ША ЦП). Оперативная память. Оперативная память связана с ДК так же, как и с центральным процессором, шиной адреса (ША ДК) и шиной данных (ША ДК). По ША ДК от ДК в ОП передаются 16-разрядные коды адреса, формируемые ДК, а по ШД ДК из ОП в ДК поступают 16-разрядные коды данных, которые после соответствующей обработки ДК выводит на экран видеоконтрольного устройства ВКУ- Следует отметить, что ДК только считывает информацию из ОП и поэтому ША ДК и ШД ДК являются однонаправленными (рис. 8.12). ШД ЦП ШД ЛА- Рис . 8.11. Функциональная схема ячейки памяти и интерфейса \ША ДК
=> ША ЦП ШДЦП ША ОЗУ т 6РП1 Z 03У1 П1 ПО ВРП2 В 0ЭУ2 5t ВРД 16 шддк надр Б IS РУЛ ДРА ША ЦП 6РА 16 ША ДК Рис. 8. 12. Функциональная схема оперативной памяти: ШД ЦП - шина данных центрального процессора; ША ОЗУ - шина адреса оперативного запоминающего устройства; БРП1. БРП2 - буферные регистры памяти; ОЗУ 1, ОЗУ2 - оперативные запоминающее устройства; БРД - буферный регистр данных; ШД, ДК - шина данных дисплейного контроллера; МАДР - мультиплексор адреса: РУП - регистр управления памятью: ДРА - логика формирования дополнительных разрядов адреса; БРА - буферный регистр адреса; DO - шина данных чтения; DI - шина данных записи; ША ЦП - шина адреса центрального про- цессора; ШАДК - шина адреса дисплейного контроллера |
Среды: Smalltalk80 MicroCap Local bus Bios Pci 12С ML Микроконтроллеры: Atmel Intel Holtek AVR MSP430 Microchip Книги: Емкостный датчик 500 схем для радиолюбителей часть 2 (4) Структура компьютерных программ Автоматическая коммутация Кондиционирование и вентиляция Ошибки при монтаже Схемы звуковоспроизведения Дроссели для питания Блоки питания Детекторы перемещения Теория электропривода Адаптивное управление Измерение параметров Печатная плата pcad pcb Физика цвета Управлении софтверными проектами Математический аппарат Битовые строки Микроконтроллер nios Команды управления выполнением программы Перехода от ahdl к vhdl Холодный спай Усилители hi-fi Электронные часы Сердечники из распылённого железа Анализ алгоритмов 8-разрядные КМОП Классификация МПК История Устройства автоматики Системы и сети Частотность Справочник микросхем Вторичного электропитания Типы видеомониторов Радиобиблиотека Электронные системы Бесконтекстный язык Управление техническими системами Монтаж печатных плат Работа с коммуникациями Создание библиотечного компонента Нейрокомпьютерная техника Parser Пи-регулятор ч.1 ПИ-регулятор ч.2 Обработка списков Интегральные схемы Шина ISAВ Шина PCI Прикладная криптография Нетематическое: Взрывной автогидролиз Нечеткая логика Бытовые установки (укр) Автоматизация проектирования Сбор и защита Дискретная математика Kb радиостанция Энергетика Ретро: Прием в автомобиле Управление шаговым двигателем Магнитная запись Ремонт микроволновки Дискретные системы часть 2 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||