Qz 20МГц

01=15пФ--

С2=15пФ

Емкости С1и С2-запускающие.

Вместо кварцевого резонатора (Qz) возможно

использование внешних RC- цепочек:

R=3 ... 100K

С=20пФ

►

+Un=5B

R,=3кОм йюс=5МГц R,=100кОм,fosc=100кГц

fosc/4

При использовании RC-цепочек тактовая частота fosc нестабильна и зависит от изменения напряжения питания Цп, температуры окружающей среды и старения RC-элементов.

Для начального «Сброса» контроллера используют следующую

схему:

VD

10k

Сброс

+Un=5B

10k

1.0

Диод VD для быстрого разряда емкости при включении питания Цп. Данная схема формирует сигнал «Сброс» (MCLR) требуемой длительности (10...100мс).

Тактовая частота fosc внутри контроллера делится на 4, т. о. формируется частота машинных циклов: Емц=йс/4. За один машинный цикл (МЦ) в

контроллере параллельно выполняется две операции:

-выполнение текущей команды.

-Выборка следующей команды из памяти.

2.6. Организация памяти программ контроллера PIC16C58 (ПЗУ)

Память программ контроллера предназначена для хранения выполняемых контроллером программ и имеет объем 2к двенадцатиразрядных слов. Весь объем памяти программ разбит на четыре страницы, причем объем каждой страницы- 512 слов.

Команды всегда выполняется из текущей страницы памяти программ.

Номер текущей страницы определяется шестым и пятым битом

регистра «STATUS».

Эти биты обозначаются РА1 и РА0.

Общая структура памяти программ имеет вид:

Ячейка с адресом 7FFH является стартом, т.к. на нее осуществляется переход при сбросе, при включении питания. В ней располагают команду безусловного перехода GOTO на нужную программу.

2.7. Организация памяти данных (внутреннее ОЗУ контроллера PIC16C58)

Внутреннее ОЗУ состоит из :

-73 регистров 0H (ячеек),организованных в виде четырех банков регистров;

-банка специальных регистров, включающих семь регистров управления.

Общая структура памяти данных имеет вид:

Текущий, используемый в данный момент банк РОН определяется шестым и пятым битом регистра FSR.

Память данных построена т.о., что при выборе любого из банков остается доступным банк специальных регистров. При этом он заменяет отсутствующие ячейки с адресами (20H.. .2FH, 40.. .4FH, 60.. .6FH).

Рассмотрим подробнее управляющие регистры из банка специальных регистров:

INDF* (адрес в ОЗУ 0Н) - это регистр данных при косвенной адресации данных.

Физически данный регистр не существует, он используется только совместно с регистром FSR. При обращении к регистру INDF фактически происходит обращение к ячейки ОЗУ, адрес которой находится в регистре

FSR.

ADDNF INDF,0 ; W4- \Л/+(ячейка с адресом из FSR)

TMR0 (адрес в ОЗУ 1Н) - регистр данных восьмиразрядного таймера-счетчика контроллера .

PCL (адрес в ОЗУ 2Н) - младший байт счетчика команд контроллера РС . Счетчик команд РС одиннадцатиразрядный и используется для адресации команд в памяти программ контроллера. Он позволяет адресовать

любую из 2048 = 211 команд, находящихся в памяти программ. Формат счетчика команд РС:

STATUS определяет номер текущей страницы

п п

значение зависит от выполняемой команды ООТО,то А8 определяется адресом перех да из команды CALL (вызов в п/п), то А8=0

PCL может изменятся любой командой перехода, либо командой изменения содержимого ячейки памяти .

STATUS (адрес в ОЗУ 03Н) - регистр признаков результатов (регистр состояния контроллера) имеет формат:

70Z - признак нулевого

70результата.

C - бит-признак переноса

<->

номер текущей страницы п п

(заем) разряда.

из

старшего

DC - бит-признак дополнительного переноса из одной тетрады байта в

другую.

TO и TD - биты, определяющие источник сигнала «Сброс контроллера» (сторожевой таймер WDT, внешний сигнал сброса), а также режим контроллера, в котором этот сигнал поступил (рабочий режим, режим пониженного потребления) .

FSR (адрес в ОЗУ 4Н) - регистр адреса при косвенной адресации операндов (см. INDF* ). Формат регистра FSR:

7

0

номер текущегоадрес ячейки в

банка ПДтекущем банке ПД

Замечание. Если разряд a4 в регистре FSR a4 = 0, то номер текущего

банка B1, B0 не анализируется и всегда выбирается банк специальных

регистров.

Port A, Port B (адрес в ОЗУ 05Н и06Н) - регистры данных портов ввода/вывода контроллера.

Разрядность регистра PortA- 4 бита (отсутствует 4 старших бита), разрядность PortB - 8 бит.

Для управления портами используются специальные регистры управления: TRISA и TRISB (Transiver / Resiver Instruction Set).

Разрядность регистров TRIS A и TRISB совпадает с разрядностью соответствующих портов (Port A и Port B).

Установка бита в регистр TRIS управляет соответствующим битом

PortA и Port B.

Установка разряда регистра TRIS в единицу программирует соответствующий разряд порта на ввод информации. Установка в ноль программирует разряд порта на вывод.

Для записи информации в регистр TRIS используется специальные команды:

TRIS 5 ; TRISA