 |
Литература: Программирование и ремонт Импульсные блоки питания Неисправности и замена Радиоэлектронная аппаратура Микросхема в ТА Рубрикатор ТА Кабельные линии Обмотки и изоляция Радиоаппаратура Гибкие диски часть 2 часть 3 часть 4 часть 5 Ремонт компьютера часть 2 Аналитика: Монтаж Справочник Электроника Мощные высокочастотные транзисторы 200 микросхем Полупроводники ч.1 Часть 2 Алгоритмические проблемы 500 микросхем 500 микросхем Сортировка и поиск Монады Передача сигнала Электроника Прием сигнала Телевидиние Проектирование Эвм Оптимизация Автомобильная электроника Поляковтрансиверы Форт Тензодатчик Силовые полевые транзисторы Распределение частот Резисторные и термопарные Оберон Открытые системы шифрования Удк
[1]
GND / Ключ | GND / Ключ | ||||
GND /Ключ | GND / Ключ | ||||
-C / BE 0 | |||||
+VI / O | |||||
+VI / O | |||||
+ VI / O | +VI / O | ||||
-ACK 64 | |||||
+VI / O | |||||
Конец 32-битного разъема | |||||
Reserved | |||||
-C / BE 7 | +VI / O | ||||
-C / BE | - C / BE 5 | ||||
-C / BE | + VI / O | ||||
Reserved | Reserved | ||||
Reserved | |||||
+VI / O | Reserved | ||||
Конец 64-битного разъема | |||||
*1 2, 1 3 - ключ для 3,3V **50,51 - ключ для 5V Циклы шины
По сигналам C/BE (от C/BE3 до C/BE0) во время фазы передачи адреса определяется тип цикла передачи данных.
Команда | |
Interrupt Acknowledge (подтверждение прерывания) | |
Special Cycle (специальный цикл) | |
I/O Read (чтение порта) | |
I/O Write (запись в порт) | |
reserved (резервировано) | |
reserved (резервировано) | |
Memory Read (чтение памяти) |
Memory Write (запись в память) | |
reserved (резервировано) | |
reserved (резервировано) | |
Configuration Read (чтение конфигурации) | |
Configuration Write (запись конфигурации) | |
Multiple Memory Read (множественное чтение памяти) | |
Dual Address Cycle (двойной цикл адреса) | |
Memory-Read Line (чтение памяти) | |
Memory Write and Invalidate (запись в память и проверка) |
Подтверждение прерывания (0000)
Контроллер прерываний автоматически распознает сигнал INTA и реагирует на него передачей вектора прерывания по шине AD.
Специальный цикл (0001)
AD15-AD0 | Описание |
Processor Shutdown (процессор прекращает работу) | |
Processor Halt (останов процессора) | |
x86 Specific Code (специальный код для машин на архитектуре Intel x86) | |
0x0003 to 0xFFFF | Reserved (зарезервировано) |
Чтение порта (0010) и запись в порт (0011)
Порты ввода/вывода на шине PCI могут быть 8 или 1 6-ти разрядными, хотя собственно стандарт на шину PCI позволяет иметь 32-х разрядное адресное пространство. Это вызвано тем, что на компьютерах с архитектурой Intel x86, адрес порта может иметь не более 16 разрядов. Пока и 1 6-ти разрядный адрес порта не может быть использован, так как карты на шине iSa могут декодировать только 10 разрядов.
Адресное пространство конфигурации доступно по адресам портов 0x0CF8 (Адрес) и 0x0CFC (Данные), причем адрес должен быть записан первым.
Чтение памяти (0110) и запись в память (0111)
По шинам AD передается адрес двойным словом (четыре байта). Сигналы AD0 и AD1 декодировать не требуется. Истинность данных определяется сигналами C/BE.
Чтение конфигурации (1010) и запись конфигурационных данных
(1 011 )
Эти операции выполняются для конфигурационного пространства PCI карты. Размер области конфигурации составляет 256 байт, причем читать/записывать в нее можно только в 32-х разрядной сетке, т.е. двойными словами. Поэтому AD0 и AD1 должны быть установлены в 0, AD2-7 содержать адрес двойного слова, AD8-1 0 используются для выбора адресуемого устройства, а оставшиеся шины адреса игнорируются.
Адрес/Бит 3216 15С
00Unit ID Manufacturer ID
С4Status Command
08Class Code Revision
0CBIST Header Latency CLS
10-24Регистр адреса
28Резерв
2CРезерв
30Базовый адрес ПЗУ устройства
34Резерв
38Резерв
MaxLatlMnGNT INT-pin INT-line Используется самим устройством
Примечания:
1.Unit ID - идентификационный номер устройства
2.Manufacturer ID - идентификатор производителя устройства
3.Status - состояние
4.Class Code - код класса устройства
5.BIST - Built-In Self Test - встроенный тест
Множественное чтение памяти (1100)
Это расширение обычного цикла чтения памяти. Используется для чтения больших блоков памяти без кэширования.
Двойной цикл адреса (1101)
Двойной цикл адреса необходим в том случае, если необходимо передать 64-х разрядный адрес в версии PCI с 32-х разрядной адресной сетке. В первом цикле передаются четыре младших байта адреса, затем четыре старших байта. Во втором цикле необходимо также передать команду, определяющую тип устройства, чей адрес выставлен (порт ввода/вывода, память и т.д.). Собственно PCI поддерживает 64 разряда адреса для портов ввода/вывода, но в PC на процессорах архитектуры от Intel такое адресное пространство не поддерживается (не позволяет сам процессор).
Временные диаграммы шины PCI
AD-------< >< >< >< >< >---
Адрес Данные1 Данные2 Данные3 Данные4
C/BE -------< >< >---
Команда Сигнал разрешения передачи байта
DEVSEL
Цикл передачи данных на PCI, включает 4 фазы передачи данных, без тактов ожидания. Данные передаются по переднему фронту сигнала CLK.
[1] [2] [3] CLK
AD-----<>---------<><><>--
АдресДанные1Данные2 Данные3
C/BE -----< >< >-Команда Сигнал разрешения передачи байта
Ожидание
IRDY
ОжиданиеОжидание
TRDY
DEVSEL